

#2

Fig

(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-273341

(43)公開日 平成11年(1999)10月8日

(51) Int. Cl. ⁶	識別記号	庁內盤理番号	FΙ				技物	析表示箇所
G11C 11/407			G11C 11/34		362	S		
GOOF 1/32			H03K 19/006	5		A		
GHC 11/417			GOOF 1/00		332	Λ		
11/409	•		G11C 11/34		305			
H03K 19/096	•				354	P		
			審查請求	未請求	請求項	(の数7	OL	(全10頁)
(21) 出額番号	特 願平10-68010		(71)出願人	000005108				
				株式会社	日立製	作所		
(22) 出願日	平成10年(1998) 3月18日			東京都千	代田区	申田駿河	「台四丁	目6番地
			(71)出願人 00023					
					日立超	エル・ゴ	ス・ア	イ・システ
				ムズ				
				東京都小		水本町 5	丁目22:	番1号
			(72)発明者	緒方 宏				a well like a
	•				-			1番地1
						ス・アイ	・エン	ジニアリン
				グ株式会	• •			
	•		(74)代理人	弁理上	玉村	静世		
							Į.	終頁に続く

(64) 【発明の名称】半導体装置及びデータ処理システム


(57) 【要約】

【疎題】 外部とのインタフェース回路に差動入力パッファを有する半導体装置の電力消費を低減する。

【解決手段】 半導体装置は、差動入力バッファ(1) と差動人力バッファの出力に入力が接続されたラッチ回路(2)とを有する。差動入力バッファは、参照電位

(Vrof)と外部信号(IN)とを差動入力とする差動人力アンプと、発動入力アンプに商電位側電源を供給するバワースイッチ(Q5)と、差動入力アンプに低電位側電源を供給する第2のバリースイッチ(Q6)とを有する。制御回路(3)は同期クロック信号(QCLKb)の状態に応じて歪動人力バッファを交互に活性/非活性に制御し、それに同期してラッチ回路を入力可能/ラッチ状態に制御するから、差動入力バッファで常時貫通電流が流れることを阻止でき、半導体装置の低消費電力に寄与できる。

[211]



(2)

特開平11-273341

【特許請求の範囲】

【請求項1】 外部信号の入力インクフェース回路である差動入力バッファと前記差動入力バッファの出力に入力が接続されたラッチ回路とを有する、クロック同期型の半導体装置であって、

前記差動入力パッファは、一方の差動入力を参照電位とし他方の差動入力を外部信号とする差動入力アンプと、前記差動入力アンプに高電位側電源を供給する第1のパワースイッチトランジスタと、前記差動入力アンプに低電位側電源を供給する第2のパワースイッチトランジス 10 タとを含み、

入力動作用の同期クロック信号の第1の状態に同期して前記第1及び第2のパレースイッグトランジスタをオン 状態に制御して差動入力パッファを活性化すると共に前 記ラッチ回路を入力動作可能とし、入力動作用の同期クロック信号の第2の状態に同期して前記第1及び第2のパワースイッチトランジスタをオフ状態に制御して差動 入力パッファを非活性化すると共に前記ラッチ回路をデータラッチ状態に制御する制御回路を有して成るものであることを特徴とする半導体装置。

【請求項2】 前記制御回路は、パワーダウン信号を入力し、パワーダウン信号の第1の状態に呼応して前記クロック信号の状態に拘わらず前記第1及び第2のパワースイッチトランジスタをオフ状態に制御すると共に前記ラッチ回路の出力を所定の論理値に強制し、パワーダウン信号の第2の状態に呼応して前記前記クロック信号の状態に従った制御を行なうものであることを特徴とする請求項1記載の半導体装置。

【請求項3】 外部信号の入力インタフェース回路である差動入力バッファと前記差動入力バッファの出力に入 30力が接続されたラッチ回路とを有する、クロック同期型の半導体装置であって、

前記差動入力バッファは、 -方の差動入力を参照電位と し他方の差動入力を外部信号とする差動入力アンプと、 前記差動入力アンプに電源を供給するパワースイッチト ランジスタとを含み、

前記ラッチ回路の入力端子と前記差動入力バッファの出 力端子との間に配置されたトランスファゲートと、

入力動作用の同期クロック信号の第1の状態に同期して前記パワースイッチトランジスタをオン状態に制御して 40 差動入力バッファを活性化すると共に前記トランスファゲートをオン状態とし前記ラッチ回路を人力動作可能とし、入力動作用の同期クロック信号の第2の状態に同期して前記パワースイッチトランジスタをオフ状態に制御して差動入力バッファを非活性化すると共に前記トランスファゲートをオフ状態とし前記ラッチ回路をデータラッチ状態に制御する制御回路と、を有して成るものであることを特徴とする半導体装置。

【請求項4】 前記制御回路は、パワーダウン信号を入力し、パワーダウン信号の第1の状態に呼応して前記ク

ロック信号の状態に拘わらず前記パワースイッチトランジスタ及びトランスファゲートをオフ状態に制御すると共に前記ラッチ回路の出力を所定の論理値に強制し、パリーダウン信号の第2の状態に呼応して前記前記クロック信号の状態に従った制御を行なうものであることを特徴とする請求項3記載の半導体装置。

【請求項5】 前記差動入力バッファの出力端子と前記トランスファゲートとの間を前記クロック信号の第2の状態に同期してプリチャージするプリチャージトランジスタを更に含んで成るものであることを特徴とする請求項4記載の半導体装置。

【請求項6】 夫々前記差動入力バッファを有するアドレス入力バッファ、データ入力バッファ、制御信号入力バッファを有し、チップ選択信号によってチップ選択された状態で外部からコマンドを入力し、入力したコマンドを解読して、メモリセルに対するメモリ動作を行なうものであることを特徴とする請求項1乃至6の何れか1項記載の半導体装置。

【請求項7】 請求項6記載の半導体装置と、前記半導20 体装置にコマンドを供給するアクセス制御回路とを実装 基板に搭載して成るものであることを特徴とするデータ 処理システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部とのインタフェース回路に差動入力バッファを有する半導体装置に係り、特に差動入力バッファの電力消費を低減する技術に関し、例えば、SDRAM (シンクロナス・ダイナミック・ランダム・アクセス・メモリ) に適用して有効な技術に関するものである。

[0002]

【従来の技術】メモリモジュール向けの小僧号振幅インタフェースとしてSSTL (Stub Series Terminated transceiver Logic) がある。このインタフェース仕様に代表される小信号振幅インタフェースを半導体装置で実現する場合、外部とのインタフェース回路に差勁入力バッファを採用することができる。例えば、SSTLインタフェースでは、Vref (≒Vcc×0. 45)を参照電位とし、半導体装置の外部入力初段に、カレントミラー型の差勁アンプを設け、入力信号を高速にCMOSレベルに変換し、後段にて入力データをラッチ回路にラッチするように構成されている。

【0003】尚、SSTLインタフェース仕様を有する 半導体装置について記載された文献の例として、H. 8 EIAJ ED-5512、3.3V用スタブ直列終 端型論理標準機能仕様がある。

[0004]

【発明が解決しようとする課題】しかしながら、外部インタフェース仕様に前記SSTLインタフェース仕様が採用された半導体装置において、外部との信号インタフ

10

20

特閉平11-273341

エース回路の全てが入力初段パッファに前記カレントミ ラー型差動アンプを有し、それらは常に入力動作可能に されていなければならない。前記カレントミラー型差動 アンプを動作可能に維持するために常に動作電流を流し つづけると、それによって半導体装置、更にはシステム 全体の電力消費量が大きくなり過ぎることが本発明者に よって見出された。

【0005】本発明の目的は、外部とのインタフェース 回路に差動入力バッファを有する半導体装置の電力消費 を低減することにある。

【0006】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0008】「1〕半導体装置は、外部信号の入力イン タフェース回路である差動入力バッファ(1)と前記差 動入力バッファの出力に入力が接続されたラッチ回路 (2) とを有し、クロック同期動作する。前記差動入力 バッファは、一方の差動入力を参照電位(Vref)と し他方の差動入力を外部信号(IN)とする差動人力ア ンプと、前記差動入力アンブに高電位側電源を供給する 第1のパワースイッチトランジスタ (Q5) と、前記差 動入力アンプに低電位側電源を供給する第2のパワース イッチトランジスタ (Q6) とを有する。差動入力バッ ファ及びラッチ回路を制御する制御回路(3)は、入力 動作用の同期クロック信号(QCLKb)の第1の状態 に同期して削配第1及び第2のパワースイッチトランジ 30 スタをオン状態に制御して差動入力バッファを活性化す ると共に前記ラッチ回路を入力動作可能とし、入力動作 用の同期クロック信号の第2の状態に同期して前記第1 及び第2のパワースイッチトランジスタをオフ状態に制 御して差動入力バッファを非活性化すると共に前記ラッ チ回路をデータラッチ状態に制御する。

【0009】上記により、入力動作用の同期クロック信 号の状態に応じて差動入力パッファを交互に活性、非活 性に制御できるから、これによって、差動入力バッファ に流れる質通電流を少なくすることができる。

【0010】また、差動入力バッファは高電位側及び低 **電位側の双方の電源供給系にパワースイッチを有し、当** 該バッファの活性/非活性化制御では、双方のパワース イッチを並列的にスイッチ動作させるから、差動入力バ ッファが非活性化されたとき当該バッファの出力の不所 望な反転や人きな変動などを最小限に抑えることができ る。したがって、ラッチ回路のラッチ動作に対して差動 入力パッファの非活性化タイミングを遅延させることを 要せず、ラッチ回路のラッチタイミングと差勵入力バッ ファの非活性化タイミングとの制御が簡単になり、しか 50

も差動入力パッファの動作期間を極力短くでき低消費電 力化の観点からも優れている。

【0011】前記制御回路は、パワーダウン信号(P D) を入力し、パワーダウン信号の第1の状態に呼応し て前記クロック信号の状態に拘わらず前記第1及び第2 のパワースイッチトランジスタをオフ状態に制御すると 共に前記ラッチ回路の出力を所定の論理値に強制し、バ ワーダウン信号の第2の状態に呼応して前記前記クロッ ク信号の状態に従った制御を行なうことができる。

【0012】〔2〕上記とは別の観点による発明は、差 動入力バッファとラッチ回路との間にトランスファゲー ト (4) を配置し、ラッチタイミングに同期してトラン スファゲートを閉じ、楚動入力バッファを非活性化する ときその出力を強制的にラッチ回路の入力から分離させ る。これにより、差動入力バッファの非活性化時にラッ チ回路が誤ったデータをラッチする虞を確実に排除する ことができる。但し、トランジスタ教は第1の観点によ る発明よりも若干増えることが予想される。

【0013】前配制御回路は、パワーダウン信号を入力 し、パワーダウン信号の第1の状態に呼応して前記クロ ック信号の状態に拘わらず前記パワースイッチトランジ スタ及びトランスファゲートをオフ状態に制御すると共 に前記ラッチ回路の出力を所定の論理値に強制し、パワ ーダウン信号の第2の状態に呼応して前記前記クロック 信号の状態に従った制御を行なうことができる。

【0014】前記差動入力バッファの出力端子と前記ト ランスファゲートとの間を、前記クロック信号の第2の 状態に同期してプリチャージするプリチャージトランジ スタ (Q9) を設けることにより、差動入力トランジス タが活性化された時、その差動増幅動作の高速性を保証 することができる。

【0015】 (3) 半導体装置は、前記夫々前記差動入 カバッファを有するアドレス入力バッファ(20,2 1)、データ入力バッファ(16)、制御信号入力バッ ファ (28) を有し、チップ選択信号 (CSb) によっ てチップ選択された状態で外部からコマンドを入力し、 入力したコマンドを解読して、メモリセル (MC) に対 するメモリ動作を行なう、SDRAM(5)などとして **実現することができる。データ処理システムは、そのよ** うな半導体装置と、前記半導体装置にコマンドを供給す るアクセス制御回路 (111, 113) とを実装基板に 搭載して構成することができる。上記より低消費電力化 された半導体装置を用いるから、データ処理システム全 体として電力消費量を低減することができる。

[0016]

【発明の実施の形態】図1には本発明に係る半導体装置 の一例が示される。同図には一つの差動入力バッファを 中心とした回路部分が代表的に示されいる。図1に示さ れる半導体装置は、単結晶シリコンのような1個の半導 体基板に、例えば公知のCMOS集積回路製造技術によ

って形成され、クロック信号に同期動作される。

【0017】図1において、1は差動入力バッファ、2はラッチ回路、3は制御回路を示す。前記差動入力バッファ1は、外部信号の入力インタフェース回路である。INが外部入力信号を意味する。特に制限されないが、差動入力バッファ1はSSTLインタフェース仕様を満足するSSTLインタフェースバッファとされる。図1では入力保護回路等は図示を省略してある。

【0018】前記差動入力パッファ1は、一対の差動入力MOSトランジスタQ1, Q2と、MOSトランジス 10 タQ3, Q4によるカレントミラー負荷とによって構成された差動入力アンプを有する。差動入力トランジスタQ2は参照電位Vrefを入力し、差動入力トランジスタQ1は外部入力信号INをゲートに受ける。MOSトランジスタQ3, Q4のコモンソースには、高電位側電源VCCを供給するpダヤンネル型の第1のパワースイッチMOSトランジスタQ5が設けられ、MOSトランジスタQ1, Q2のコモンソースには、低電位側電源GNDを供給するn チャンネル型の第2のパワースイッチMOSトランジスタQ6が設けられている。 20

【0019】前配ラッチ回路2は、特に制限されないが、ノアゲートNOR2とクロックドインバータCIVとが逆並列接続されて構成される。OUTはラッチ回路2の出力信号である。

【0020】前記制御回路3は、ノアゲートNOR1と インバータIVを有し、入力動作用のクロック信号QC LKbとパワーダウン信号PDとに基づいて、差動入力 パッファ1及びラッチ回路2の勁作を制御する。ノアゲ ートNOR 1はタイミングクロック信号QCLKbとパ ワーダウン信号PDを入力する。パワーダウン信号PD 30 は、ハイレベルによってパワーダウンを指示する。タイ ミングクロック信号QCLKbは図2に例示されるよう に半導体装置の動作サイクル毎に一定期間ローレベルに される、ワンショットパルスのようなクロック信号とさ れる。ノアゲートNOR1の出力はMOSトランジスタ Q6のゲートに供給され、また、インバータIVを介し てMOSトランジスタQ5のゲートに供給され、これに より、パワースイッチMOSトランジスタQ5、Q6 は、パワーダウン信号PDがローレベルであることを条 件に、タイミングクロック信号QCLKbのローレベル 40 期間にオン状態にされ、ハイレベル期間にオフ状態にさ れる。また、ノアゲートNORIとインバータIVの出 カはラッチ回路のクロックドインパータCIVを活性/ 非活性制御し、パワーダウン信号PDがローレベルであ ることを条件に、タイミングクロック信号QCLKbの ローレベル期間にラッチ回路2を入力動作可能とし、ハ イレベル期間にラッチ状態に制御する。このタイミング は図2に例示されている通りである。図2においてクロ ック信号CLKは前配クロック信号QCLKbを生成す るための動作基準クロック信号である。

【0021】前記パワーダウン信号PDがハイレベルのときは、前記タイミングクロック信号QCLKbの状態に拘わらず前記パワースイッチMOSトランジスタQ5,Q6はオフ状態に制御され、前記ラッチ回路2の出力はローレベルに強制される。

【0022】上記槽成により、入力動作用のタイミングクロック信号QCLKbの状態に応じて差動入力バッフア1を交互に活性、非活性に制御できるから、差動入力バッファ1で消費される貫通電流を少なくすることができる。

【0023】また、差動入力バッファは高電位側及び低電位側の双方の電源供給系にパワースイッチMOSトランジスタQ5、Q6を有し、当該バッファの活性、非活性化制御では、双方のパワースイッチMOSトランジスタQ5、Q6を並列的にスイッチ動作させるから、差動入力バッファ1が非活性化されたとき当該バッファ1の出力が不所望に反転したり変動したりする事態を最小限に抑えることができる。したがって、ラッチ回路2のラッチ動作に対して差動入力バッファ1の非活性化タイミングを遅延させることを要しないから、ラッチ回路のラッチタイミングと差動入力バッファの非活性化タイミングとの制御が簡単になり、しかも差動入力バッファの動作期間を極力短くでき低消費電力化の観点からも優れている。

【0024】図3には本発明に係る半導体装置の別の例が示される。同図には一つの差動入力バッファを中心とした回路部分が代表的に示されいる。図3に示される半導体装置は、単結晶シリコンのような1個の半導体基板に、例えば公知のCMOS集積回路製造技術によって形成され、クロック信号に同期動作される。

【0025】図3において、1は差動入力バッファ、2はラッチ回路、3は制御回路を示す。前記差動入力バッファ1は外部信号の入力インタフェース回路である。 I Nが外部入力信号を意味する。特に制限されないが、差動入力バッファ1はSSTLインタフェース仕様を満足するSSTLインタフェースバッファとされる。図3では入力保護回路等は図示を省略してある。

【0026】図1との相違点は、差動入力バッファ1のバワースイッチMOSトランジスタが低電位側のQ6だけにされたこと、差動入力バッファ1とラッチ回路2との間にpチャンネル型MOSトランジスタQ7とnチャンネル型MOSトランジスタQ8とから構成されるCMOSトランスファゲート4が設けられたこと、そして、差動入力バッファ1の出力端子にpチャンネル型のプリチャージMOSトランジスタQ9が設けられたことである。制御回路3は、ノアゲートNOR1の出力によってパワースイッチMOSトランジスタQ6をスイッチ制御する。CMOSトランスファゲート4は、ノアゲートNOR1の出力ととインバータIVの出力によってスイッチ制御され、ラッチ回路2によるラッチタイミングに同

(5)

特開平11 273341

7

期して閉じられ、差動入力バッファ1を非活性化するときその出力を強制的にラッチ回路2の入力から分離させる。これにより、差動入力バッファ1の非活性化時にラッチ回路2が誤ったデータをラッチする虞を確実に排除することができる。また、プリチャージMOSトランジスタQ9はラッチ回路2によるラッチタイミング(差動入力バッファの非活性期間)に差動入力バッファ1の出力端子を電源電圧VCCに向けてプリチャージする。これにより、差動入力バッファ1が活性化された時、その差動増幅動作の高速性を保証することができる。

【0027】尚、図3の構成は図1の構成に比べてトランジスタ数は若干増えている。パワーダウン信号PDによるパワーダウン制御は図1と同様である。前記CMOSトランスファゲート4はパワーダウン時はカットオフされる。

【0028】図4には本発明に係る半導体装置の一例であるSDRAMのプロック図が示される。同図に示されるSDRAM5は、特に制限されないが、公知の半導体集積回路製造技術によって単結晶シリコンのような一つの半導体基板に形成される。

【0029】前記図1乃至図3で説明した差動入力バッファ1、ラッチ回路2及び制御回路3等を用いる入力回路は、図4に示されるカラムアドレスバッファ20、ロウアドレスバッファ21、制御信号入力バッファ28及びデータ入力バッファ16に大々適用されている。前記タイミングクロック信号QCLKb、パワーダウン信号PDはSDRAM5の動作に従ってコントローラ25から出力される。

【0030】図4に示されるSDRAM5は、バンクAを構成するメモリアレイ10AとバンクBを構成するメ 30 モリアレイ10Bを備える。夫々のメモリアレイ10 A, 10Bは、マトリクス配置されたダイフミック型のメモリセルMCを備え、図に従えば、同 列に配置されたメモリセルMCの選択端子は列毎のワード線WLに結合され、同一行に配置されたメモリセルのデータ入出力端子は行毎に相補データ線BL, BLbに結合される。同図にはワード線と相補データ線は一部だけが代表的に示されているが、実際にはマトリクス状に多数配置されている。

【0031】上記メモリアレイ10Aのワード線WLは 40ロウデコーダ11Aによるロウアドレス信号のデコード 結果に従って選ばれた1本がソードドライバ12Aによって選択レベルに駆動される。

【0032】メモリアレイ 10Aの相補データ線はセンスアンプ及びカラム選択回路 13Aに結合される。センスアンプ及びカラム選択回路 13Aにおけるセンスアンプは、メモリセルMCからのデータ甑出しによって天々の相補データ線に現れる微小電位差を検出して増幅する増幅回路である。それにおけるカラムスイッチ回路は、相補データ線を各別に選択して相補共通データ線 14に 50

導通させるためのスイッチ回路である。カラムスイッチ 回路はカラムデューダ15Aによるカラムアドレス信号 のデコード結果に従って選択動作される。メモリアレイ 10B側にも同様にロウデコーダ11B、ワードドライ バ12B、センスアンプ及びカラム選択回路13B、そ してカラムデコーダ15Bが設けられている。上記相補 共通データ線14はデータ入力バッファ16の山力端子 及びデータ山力バッファ17の入力端子に接続される。 データ入力パッファ16の入力端子及びデータ出力パッ ファ17の出力端子は16ビットのデータ入出力端子1 /00~1/015に接続される。

【0033】アドレス入力端子A0~A9から供給されるロウアドレス信号とカフムアドレス信号はカラムアドレス信号はカラムアドレスパッファ20とロウアドレスパッファ21にアドレスマルチプレクス形式で取り込まれる。供給されたアドレス信号は失々のパッファが保持する。ロウアドレスパッファ21は、リフレッシュ動作モードではリフレッシュカウンタ22から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む。カラムアドレスカウンタ23は後述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレスカウンタ23は後述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を順次インクリメントした値を、カラムデコーダ15A、15日に向けて出力する。

【0034】コントローラ25は、特に制限されないが、外部制御信号として、クロック信号CLK、クロックイネーブル信号CKE、チップセレクト信号CSb、カラムアドレスストローブ信号CASb、ロウアドレスストローブ信号RASb、及びライトイネーブル信号WEb、及びデータイネーブル信号DQKL、DQMUが入力される。更に、コントローラ25には図示を省略する信号経路を介してアドレス入力端子A0~A9から制御データが供給される。コントローラ25は、それら信号のレベルや変化のタイミングなどに基づいてSDRAMの動作モード及び上記回路ブロックの動作を制御するための内部タイミング信号を形成するもので、そのためのコントロールロジック(図示せず)とモードレジスタののたが開きる

【0036】クロック信号CLKはSDRAM5のマスタクロックとされ、その他の外部人力信号は当該クロック信号CLKの立ち上がりエッジに同期して有意とされる

【0036】チップセレクト信号CSbはそのローレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号がハイレベルのとき(チップ非選択状態)その他の入力は意味を持たない。但し、後述するメモリバンクの選択状態やバースト動作などの内部動作はチップ非選択状態への変化によって影響されない。

(6)

特別平11-273341

【0037】RASb、CASb、WEbの各信号は通常のDRAMにおける対応信号とは機能が相違され、後述するコマンドサイクルを定義するときに有意の信号とされる。

【0038】クロックイネーブル信号CKEは次のクロック信号の有効性を指示する信号であり、当該信号CKEがハイレベルであれば次のクロック信号CLKの立ち上がりエッジが有効とされ、ローレベルのときは無効とされる。パワーダウンモードとする場合にはクロックイネーブル信号CKEはローレベルとされる。

【0039】前記データイネーブル信号DQML,DQMUは、例えばリードモードにおいてデータ出力バッファ17に対するアウトプットイネーブルの制御を行う。 その信号DQML,DQMUがハイレベルのとき、データ出力バッファ17は端子I/O0~I/O15の全てを 高出力インピーダンス状態にする。

【0040】上記ロウアドレス信号は、クロック信号C LKの立ち上がりエッジに同期する後述のロウアドレス ストローブ・バンクアクティブコマンドサイクルにおけ るA0~A8のレベルによって定義される。

【0041】A9からの入力は、上記ロウアドレスストロープ・バンクアクティブコマンドサイクルにおいてバンク選択信号とみなされる。即ち、A9の入力がローレベルの時はメモリバンクAが選択され、ハイレベルの時はメモリバンクBが選択される。メモリバンクの選択制御は、特に制限されないが、選択メモリバンク側のロウデコーダのみの活性化、非選択メモリバンク側のカラムスイッチ回路の全非選択、選択メモリバンク側のみのデータ入力バッファ16及びデータ出力バッファ17への接続などの処理によって行うことができる。

【0042】プリチャ・ジコマンドサイクルにおけるA8の入力は相補データ線などに対するプリチャージ動作の機様を指示し、そのハイレベルはプリチャージの対象が双方のメモリバンクであることを指示し、そのローレベルは、A9で指示されている一方のメモリバンクがプリチャージ対象であることを指示する。

【0043】上記カラムアドレス信号は、クロック信号 CLKの立ち上がりエッジに同期するリード又はライト コマンド (後述のカラムアドレス・リードコマンド、カ ラムアドレス・ライトコマンド) サイクルにおけるA0 40 ~ A7のレベルによって定義される。そして、この様に して定義されたカラムアドレスはバーストアクセスのス タートアドレスとされる。

【0044】次に、SDRAM5のコマンドを簡単に説明する。 [1] モードレジスタセットコマンドは、上記モードレジスタ26をセットするためのコマンドである。このコマンドは、CSb, RASb, CASb, WEb=ローレベルによって当該コマンドが指定され、セットすべきデータ(レジスタセットデータ)はA0~A9を介して与えられる(A0~A9がコントローラ21 50

2 へ伝達される経路は図示を省略してある)。 レジスタ セットデータは、特に制限されないが、バーストレング ス、CASレイテンシー、ライトモードなどとされる。 (2) ロウアドレスストローブ・バンクアクティブコマ ンは、ロウアドレスストロープの指示とA9によるメモ リバンクの選択を有効にするコマンドであり、CSb, RASb=ローレベル、CASb, WEb=ハイレベル によって指示され、このときA0~A8に供給されるア ドレスがロウアドレス信号として取り込まれ、A9に伏 10 給される信号がメモリバンクの選択信号として取り込ま れる。取り込動作は上述のようにクロック信号CLKの 立ち上がりエッジに同期して行われる。〔3〕カラムア ドレス・リードコマンは、バーストリード動作を開始す るために必要なコマンドであると共に、カラムアドレス ストローブの指示を与えるコマンドであり、CSb, C ASb, =ロウレベル、RASb, WEb=ハイレベル によって指示され、このときAO~A7に供給されるア ドレスがカラムアドレス信号として取り込まれる。これ によって取り込まれたカラムアドレス信号はバーストス タートアドレスとしてカラムアドレスカウンタ23に供 20 給される。これによって指示されたパーストリード動作 においては、その前にロウアドレスストローブ・バンク アクティブコマンドサイクルでメモリバンクとそれにお けるワード線の選択が行われており、当該選択ワード線 のメモリセルが、クロック信号CLKに同期してカラム アドレスカウンタ23から出力されるアドレス信号に従 って順次選択されて、データが連続的に読出される。連 統的に説出されるデータ数は上記パーストレングスによ って指定された個数とされる。また、データ出力バッフ ァ17からのデータ読出し開始は上記CASレイテンシ 30 ーで規定されるクロック信号CLKのサイクル数を待っ て行われる。その他に、カラムアドレス・ライトコマン ド、プリチャ・ジコマンド、オートリフレッシュコマン ド等があるが、ここではその説明を省略する。

【0045】図5にはSDRAM5を用いたデータ処理 システムの一例であるコンピュータシステムのブロック 図が示される。このコンピュークシステムは、プロセッ サポード110と周辺回路によって構成される。プロセ ッサポード110は、マイクロプロセッサ111を中心 に、当該マイクロプロセッサ111が結合されたプロセ ッサバス112に、代表的に示されたメモリコントロー ラ113及びPCI (Peripheral Component Interconn ect) パスコントローラ114が結合される。メモリコ ントローラ114には、マイクロプロセッサ111のワ ―ク領域若しくは 次記憶領域とされるメインメモリと してのSDRAM5が結合されている。ΓCIバスコン トローラ114は低速の周辺回路をPCIバス110を 介してプロセッサバス112にインタフェースするブリ ッジ回路として機能される。PCIパス118には、特 に制限されないが、ディスプレイコントローラ117、

12

11

IDE (Integrated Device Electronics) インタフェースコントローラ118、SCSI (Small Computer S ystem Interface) インタフェースコントローラ119 及びその他のインタフェースコントローラ120が結合されている。前記ディスプレイコントローラ117にはフレームバッファメモリ121が接続されている。

【0016】周辺回路として、前記ディスプレイコントローラ117に結合されたディスプレイ122、IDEインタフェースコントローラ118に結合されたハードディスクドライブ (IIDD) 123、SCSIインタフ 10ェースコントローラ119に結合されたイメージスキャナ124、そして、前記その他のインタフェースコントローラ120に結合されたキーボード125、マウス126、及びモデム127等が設けられている。

【0047】図5のプロセッサポード100によれば、 上記より低消費電力化されたSDRAM5を用いるか ち、プロセッサポード100全体として電力消費量を低 減することができる。

【0048】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 20 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0049】例えば、差動入力アンプの構成は図1及び図3に限定されず適宜変更可能である。また、本発明に係る半導体装置はSDRAMに限定されず、SSRAM(シンクロナス・スタティック・ランダム・アクセス・メモリ)等の他の記憶形式のメモリ、更にはSDRAMなどのメモリをオンブップしたマイクロプロセッサ若しくはマイクロコンピュータなどのデータ処理用の半導体装置など、種々の半導体装置に広く適用することができる。

[0051]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0052】すなわち、入力動作用の同期クロック信号の状態に応じて発動入力パッファを交互に活性/非活性 40に制御し、それに同期してラッチ回路を入力可能/フッチ状態に制御するから、これによって、外部信号の入力インタフェース用の差動入力パッファで常時貫通電流が流れることを阻止でき、半導体装置の低消費電力に寄与

【0053】差動入力バッファの高電位側及び低電位側の双方の電源供給系にパワースイッチを設け、双方のパワースイッチを並列的にスイッチ動作させて当該バッファの活性/非活性を制御するから、差動入力バッファが

非活性化されたとき当該バッファの出力が不所望に反転 したり大きく変動したりするのを抑制でき、これによっ て、ラッチ回路のラッチ動作に対して差動入力バッファ の非活性化タイミングを遅延させることを要せず、ラッ チ回路のラッチタイミングと差動入力バッファの非活性 化タイミングとの制御を簡単できる。

【0054】 差動入力バッファとラッチ回路との間にトランスファゲートを配置し、ラッチタイミングに同期してトランスファゲートを閉じ、差動入力バッファを非活性化するときその出力を強制的にラッチ回路の入力から分離させることにより、差動入力バッファの非活性化時にラッチ回路が誤ったデータをラッチする虞を確実に排除することができる。

【0055】そのような半導体装置を用いたデータ処理 システムは、システム全体として電力消費量を低減する ことができる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の入力バッファを主体 として例示した回路図である。

0 【図2】差動入力パッファを用いた入力動作被形の一例を示すタイミングチャートである。

【図3】本発明に係る半導体装置の入力パッファを主体 とした別の例を示す回路図である。

【図4】本発明に係る半導体装置の一例であるSDRA Mのブロック図である。

【図5】SDRAMを用いたプロセッサボードの一例を 示すプロック図である。


【符号の説明】

- 1 **差助入**力パッファ (SSTLインタフェースパッファ)
- 2 ラッチ回路
- 3 制御回路
- QCKLb タイミングクロック信号
- PD パワーダウン信号
- IN 外部入力信号
- Q5. Q6 パワースイッチMOSトランジスタ
- Vref 参照電位
- 4 トランスファゲート
- 5 SDRAM
- 10 Q9 プリチャージMOSトランジスタ
 - 10A, 10B メモリアレイ
 - 13A, 13B センスアンブ及びカラム選択回路
 - 16 データ入力バッファ
 - 20 カラムアドレスパッファ
 - 21 ロウアドレスバッファ
 - 25 コントローラ
 - 28 側御僧号入力バッファ
 - 111 マイクロプロセッサ
 - 113 メモリコントローラ


(8)

特開平11-273341

[図1]




[図2]




(9)

特別平11-273341


【図3】



【図4】



【図5】



(10)

特開平11-273341

フロントページの続き

(72) 発明者 森田 貞幸

東京都国分寺市東恋ヶ窪三丁目1番地1 日立超エル・エス・アイ・エンジニアリン グ株式会社内

(72) 発明者 厨子 弘文

東京都国分守市東恋ヶ窪三丁月1番地1 日立超エル・エス・アイ・エンジニアリン グ株式会社内

(72) 発明者 宮瀬 崇徳

東京都国分寺市東恋ヶ窪三丁目1番地1 日立超エル・エス・アイ・エンジニアリン グ株式会社内

(72)発明者 園田 崇宏

東京都国分寺市東恋ヶ窪三丁目1番地1 日立超エル・エス・アイ・エンジニアリン グ株式会社内

(72) 発明者 川内野 晴子

東京都国分寺市東恋ヶ窪三丁目1番地1 日立超エル・エス・アイ・エンジニアリン グ株式会社内

(72)発明者 永井 清

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内